DIALOG(R)File 352:DERWEN VPI (c) 2000 DERWENT INFO LTD. All rts. reserv.

008408173 **Image available**

WPI Acc No: 90-295174/199039

Silicon thin-film FET prodn. - by forming silicon thin film on insulator substrate, and injecting oxygen on nitrogen ions into other region

NoAbstract Dwg 3,4/4

Patent Assignee: RICOH KK (RICO)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP **2208943** A 19900820 JP 8929391 A 19890208 199039 B

Priority Applications (No Type Date): JP 8929391 A 19890208

Title Terms: SILICON; THIN; FILM; FET; PRODUCE; FORMING; SILICON; THIN;

FILM; INSULATE; SUBSTRATE; INJECTION; OXYGEN; NITROGEN; ION; REGION;

NOABSTRACT

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

03233443 **Image available**

MANUFACTURE OF SILICON THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

02-208943 [JP 2208943 A]

PUBLISHED:

August 20, 1990 (19900820)

INVENTOR(s): TANAKA HIROYUKI

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-029391 [JP 8929391]

FILED:

February 08, 1989 (19890208)

INTL CLASS:

[5] H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS - Solid State Components); 44.7

(COMMUNICATION -- Facsimile)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS - Ion Implantation)

JOURNAL:

Section: E, Section No. 997, Vol. 14, No. 502, Pg. 130,

November 02, 1990 (19901102)

ABSTRACT

PURPOSE: To prevent the cutting of a wiring due to steps by a method wherein oxygen ions or nitrogen ions are implanted to form insulating regions in a thin film and a FET operating region is separated individually in a state that there is no step.

CONSTITUTION: A poly silicon thin film 11 is formed on an insulative substrate 10 and a mask 12 is formed to a region to become a FET operating region in the film 11. In a state that the mask 12 is formed, an ion implantation of oxygen ions or nitrogen ions is totally performed as shown by arrows 13 and the regions other than the FET operating region of the film 11 are converted into an insulator and are used as insulating regions 11a. Thereby, steps are never generated on the film 11 at all and the FET operating region 11b separated individually by the regions 11a is formed. Moreover, each electrode, a wiring and an insulating film are formed on the region 11b to form a FET. Thereby, at the time of an electrode wiring treatment and the like, the generation of steps is eliminated and the cutting due to steps of the wiring can be prevented.

9日本国特許庁(JP)

⑪特許出願公開

@公開特許公報(A)

平2-208943

@Int. CL. 3 H 01 L

鉴別記号

庁内整理番号

❷公開 平成 2年(1990) 8月20日

21/336

H 01 L 29/78 8624-5F 審査請求 未請求 請求項の数 1 (全5頁)

69発明の名称

シリコン薄膜半導体装置の製造方法。

图 平1-29391 ②特

浩 行 株式会社リコー **砂出 既人**

東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

四代 理 人 弁理士 柏 木

1. 発明の名称

シリコン辞護半導体装置の製造方法

2. 特許請求の範囲

絶無性基何の表面にシリコン群膜を形成し、こ のシリコン都護中のFET動作領域以外の領域に 対して厳選イオン又は窒素イオンを注入して絶縁 化し、この絶縁領域によりシリコン薄膜中に展別 在されたPET動作製域を形成し、個別化された このFET森作領域についてFETを形成するよ うにしたことを特徴とするシリコン辞職半導体袋 置の製造方法。

3。 発明の詳細な説明

本規明は、例えばファクシミリ、イメージスキ ャナ等におけるセンサ駆動用でFT(辞集トラン ンジスタ)或いはフラットパネル型ディスプレイ 車動用TFT等として用いられるMOS FET 。 (電界効果型トランジスタ) なるシリコン律属半 塩体垫置の製造方法に関する。

従来の技術

後来、TFT構成のMOS FETとして、第 3 因及び第4 関に示すように、ソース電優な配線 1、ドレイン電腦を配線 2 及びゲート電振3 をと もにシリコンによる半事体痔膜4の上部に形成す るようにしたものがある。その製造方法をみると、 特別昭58-28871号公報中の従来例として 示されるように、まず、石英等の絶縁佐蓋板5上 に半導体得膜4を身状に形成する。次に、この半 導体排膜4及び絶縁性基板5の金面を絶縁膜8で 覆い、これをゲート絶縁腹とする。そして、半孝 ・… 一体存実4の島を模切る形でゲート電揺3を形成し、 さらに、これらの上面を全面的に厚めの層間熱躁 放7で扱う。次に、これらの絶縁度8,7の適所

にコンタクトホール 8 を形成し、ソース電磁を配 ・並 1 、ドレイン電磁を配議 2 及びゲート電磁用配

雌りを形成するというものである。

このような製造方法によると、半事体書談4の 島状領域を模切ってゲート電磁3を形成するため、 ゲート電磁3・半事体部製4間の絶縁性をよくす るにはゲート機械3や各配線1。2。9の設切れ をた、ゲート電極3や各配線1。2。9の設切れ を防止するためには半導体部膜4をより静謐化し、 かつ、その島状部分の側面を傾斜させ、かつ、ゲ ート電磁3や各配線1。2。9を彫めにしなが ート電場3や各配線1。2。9を彫めにしなけれ ばない。しかし、このような対処法によると 数額な寸法の電磁、配線を正確に形成することが 競しくなり、高気積化を図る上で不利とな

このようなことから、例えば上記特別班58-28871号公報に示されるように、半事体常度の島状領域を、FETとしての動作領域のみに形成するのではなく、ソース、ドレイン及びゲート

おいては、第3回等に示す後来方式よりも改差が 大きくなってしまう。さらに、動作領域と配益の 下部に半導体都質を残すための工程も必要であり、 量産的にも不利である。


また、特関昭 5 9 - 1 8 6 7 2 号公報方式による場合、選択無酸化というプロセスを用いているため、プロセス全体の低温化を図る上で不利となる。

孤悪を解決するための手段

総線性高板の表面にシリコン様限を形成し、このシリコン様原中のFET動作領域以外の領域に対して酸素イオン又は蝦引イオンを注入して絶縁化し、この絶縁領域によりシリコン様原中に領別化されたFET動作領域を形成し、領別化されたこのFET動作領域についてFETを形成するようにした。

作用

絶縁性基板上に形成されたシリコン帰襲につい



また、特質昭 5 8 - 1 8 6 7 2 号公報に示されるように、絶縁性基板上に多結品シリコン移属を 形成し、PET動作領域以外の領域を選択的に熱 酸化してFET動作領域の分離を行うようにした ものもある。これにより、菓子の及差が少なくされ、及切れを減らし得るというものである。

利用が解決しようとする課題

ところが、前者の特開昭 5 8 - 2 8 8 7 1 号公 報方法による場合、配線の下部の平準体存膜のみ を担して絶縁化するため、配線が交差する部分に

ての部分的なイオン注入法による地様化処理により、地域観察を形成して、FET動作領域を形成しているので、このようなFET動作領域に対する電極処理等に対する電極処理を表現であり、必然の企業がある。とができ、別切れが防止される。このためにも、微切れが防止される。このためにも、微切れが防止される。このためにも、微切れが防止される。このためにも、微切れが防止される。このためにも、微切れが防止される。このためにも、微切れが防止される。このためにも、微切れが防止される。このは個化処理によるため、プロセスの低温化も可能となる。

実施例

第1 図は本実施例方法の原理を示すもので、まず、同図(a)に示すように石英等の絶縁性基板し のの表面上にシリコン辞牒として、例えば多結晶 シリコン辞牒1 Lを形成する。このような多結晶 シリコン辞牒1 Lの内でFET動作領域となる領

雄に対してマスク12を形成する。このようなマ スク12は何えばスパッタ法によるSiO。底と して形成される。このようなマスク12が形成さ ・れた状態で、矢印13で示すように、全層的に激 当イオン又は宝滑イオンの住入を行う。これによ り、多絃馬シリコン薄膜11はマスク12で覆わ れたFET曲作領域以外の領域が同国(b)に示す 上うに連絡化されて絶縁領域11gとなる。絶縁 化のためのイオン注入は、加速電圧を変えて象質 又は1回行い、絶縁領域11aを完全に絶縁化す る。第1回(b)に示すように絶縁領域11aが形 **止された状態では、多結晶シリコン弾展11に全** く数益を生ずることなく、絶縁領域し1aにより 何別化されたFET鱼作領域118が形成される ことになる。よって、この後は、FRT繋作領域 116について従来法等に等じて各電値、配線、 絶縁膜等を形成することによりFETを作製すれ **ばよいことになる。**

電極1.4を多結品シリコンにより形成する。また、マスク(ゲート地線製)1.2なるSiO。 製を造るように、加速電圧30keV、ドーズ量1.0 x10'*cm-*にてポロンイオンの注入1.5を行い、多結品シリコン排製1.1におけるFとT集件領域1.1 b中のソース及びドレインへ不純物を打ち込む。

そして、同図(c)に示すように、これらの上に 層関絶縁度16を繋序5000人にで堆積させ、 ソース、ドレイン賃所にコンタクトホール17を 形成する。この上に、A4を5000人の原序で 堆積させパターニングして、ソース電視を配終1 8及びドレイン電循を配線19を形成する。ゲー ト電値14に対するゲート電磁用配線についても 関機である。

このように、本実施例によれば、FET動作領域 L 1 b はそれ以外の全領域をなして残存する絶 単個域 1 1 a との間で全く及差のないものとなる。

第2因には、このように質別化されるFET動 作価は118の形成を含むFET作製プロセスの 一例を示す。まず、絶縁性基板ししとして石実板 を用い、その表面上に多額品シリコン辞裏11を 対形CVD法により地種形成する。この時、基框 直度は630℃、軽厚は1000人とした。この ような多絵品シリコン部路しし上にRFスパッタ 遊数によりSIO。を終序800人に地積滞成し、 フォトリソグラフィ故によりパターニングし、こ れをイオン注入による絶縁化のためのマスク12 とする。この後で、慶楽イオンを加速電圧30k e V、ドーズ並1. 0×10' *cm **で注入させ (イオン注入13)、マスク12で盛われたFE T曲作領域11b以外の領域の多結品シリコン移 2011を絶縁化する。これにより、絶縁領域し1 aを形成し、FET動作領域11bを個別化する。 たに、異図(b)に示すように、マスク12をそ

のままゲート拍攝裏として用いてその上にゲート

つまり、絶縁性基板の一部を凹ませてこの回部に のみ半選体施護を地積させて基板表面と同一表面 となるFET動作領域を形成したと仮定したもの と等級的なものとなり、配線全体の下部も含めて FET動作領域IID等が絶縁性基板IO上で島 状となって存在することはない。この結果、ゲー ト世紀や各紀雄が、世来のように、半導体の鳥状 領域を模切ったり、その及签を越えるといったこ とがなくなり、反切れの生ずる可能性が殆どなく なる。即ち、配線部以外の領域についても多線品 シリコン辞版11が絶縁領域11aとして残って いるので、配線の交差部における及差もその交差 部での下部配線側の誤序のみとなるからである。 また、改差が経済されることにより、ゲート電極 14を移くすることも可能であり、半導体素子表 面の凹凸を軽減し、かつ、強和な常価寸法につい ても正確に加工しやすくなる。また、ゲート電機 IAが輝くなることにより、FETのしきい値電

圧を下げることもでき、スイッチング観察が容易 となる。さらに、本実施例によれば、多結晶シリ コン存戻11の絶縁化を激素イオン等のイオン注 入により行うので、選択熱酸化佐による場合と異 なり、プロセスの低氢化も可能となる。

なお、本発明は、シリコン環臓や事体装置全段にあてはまるものであり、多結晶シリコンに服らず、単結晶シリコンやアモルファスシリコンによるものにも有効である。また、図示例のPBT特強に限らず、例えばゲート電道にNi等の金具電衝を用いた構造のものであってもよい。 現明の効果

本発明は、上述したように、絶縁性基盤上に全面的に形成したシリコン移族中のFBT静作領域以外の領域に対する、酸素イオン等のイオン注入による絶縁化処理により、絶縁領域を形成して、FBT動作領域を設差の全くない状態で展別化するようにしたので、このようなFBT動作領域に

対する電磁型差別にもちろん、配線交差修等に ついても、反差を必然的に生じ得る最小限のもの として、各体での数切れを防止でき、かつ、この ためにも、撤消イオン等のイオン注入により機能 化処理するようにしているため、プロセスの低温 化も可能とすることができる。

4. 図面の簡単な説明

第1型は本発明の一実施例の放理を工程限に示す概略新画面、第2回はより具体的な処理を工程 酸に示す概略前面図、第3回は従来例を示すFE Tの電腦、配線パターン等を模式的に示す平面図、 第4回はその新面構造図である。

10…絶縁性基板、11…シリコン辞牒、11 a…FET動作領域以外の領域=絶縁領域、11 b…FET動作領域、13…イオン注入

代 鬼 人 柏 木 医乳头

